STMicroelectronics расширяет линейку SPEAr микропроцессоров
11.08.2010

Компания STmicroelectronics вводит в производство двухядерный микропроцессор SPEAr1310 архитектуры ARM Cortex-A9 с ускоренным интерфейсом памяти третьего поколения – DDR3. Аббревиатура SPEAr (Structured Processor Enhanced Architecture) расшифровывается как «Структурированный процессор с расширенной архитектурой».

До этого момента, в линейке SPEAr микропроцессоров у STMicroelectronics было четыре модели: SPEAr300, SPEAr310, SPEAr320 с производительностью до 366 DMIPS (миллионов операций в секунду по тесту Dhrystone) и SPEAr600 – с производительностью до 733 DMIPS .

Отличительными особенностями нового SPEAr1310 микропроцессора являются:

  • использование малопотребляющей и высокоскоростной 55-нанометровой технологии (HCMOS),
  • высокая вычислительная мощность (до 3000 DMIPS),
  • отменная гибкость адаптации для различных встраиваемых приложений,
  • оптимальное соотношение цена-качество за счет однокристального инновационного сетевого решения Network-on-Chip (NoC) (см. рис. 1).

STMicroelectronics  Network-on-Chip (NoC)
Рис.1 Однокристальное инновационное сетевое решения Network-on-Chip (NoC)

Два ARM Cortex-A9 ядра поддерживают симметричный (когда ядра имеют равные права для доступа ко всем системным ресурсам и управлению ими) и несимметричный (когда ядра имеют неравные права) режимы работы на скорости до 600 МГц на одно ядро в наихудших индустриальных условиях эксплуатации, что эквивалентно производительности 3000 DMIPS.

NoC – это гибкая архитектура коммуникаций, которая позволяет реализовывать различные транспортные профили, максимизируя пропускную способность данных при наименьшем энергопотреблении.

Оборудованный интегрированным контроллером DDR2/DDR3 памяти и полным набором периферии, включая, USB, SATA и PCIe (с интегрированным PHY), в дополнение к Гига Ethernet MAC, микропроцессор SPEAr1310 предназначен для использования в высокоэффективных встраиваемых приложениях для сегментов рынка от коммуникаций и компьютерной периферии до индустриальной автоматизации (см. рис. 2).

STMicroelectronics SPEAR1310
Рис.2 Использование микропроцессора SPEAr1310

Кэш-память, связанная с аппаратным акселерометром и блоком ввода-вывода, увеличивает пропускную способность и упрощает разработку программного обеспечения. Порт ускорения согласования или Accelerator Coherency Port (ACP), вместе с возможностями маршрутизации NoC, соответствует последним требованиям аппаратного ускорения и повышения производительности блока ввода-вывода. Для коррекции программных и аппаратных ошибок DRAM и Кэш памяти используется ECC кодирование, которое значительно увеличивает время наработки на отказ и улучшает общую надежность системы.

Основные особенности микропроцессора SPEAr1310:

  • 2×Giga/Fast Ethernet порты (для внешнего GMII/RGMII/MII PHY)
  • 3×Fast Ethernet (для внешнего SMII/RMII PHY)
  • 3×PCIe/SATA Gen2 соединения (с внешним PHY)
  • 1×32-bit PCI расширенная шина (до 66 МГц)
  • 2×USB 2.0 host порты с интегрированными PHYs
  • 1×USB2.0 OTG порт с интегрированным PHY
  • 2×CAN 2.0 a/b интерфейсы
  • 2×TDM/E1 HDLC контроллеры с 256/32 интервалов за кадр
  • 2×HDLC контроллера для внешнего RS485 PHYs
  • I2S, UARTs, SPI, I2C порта
  • HD контроллер дисплея с сенсорным экраном
  • Memory Card I/F
  • Security HW ускоритель
  • Secure Boot and Key Storage совместимость
  • Энергосберегающие особенности
  • Корпус FBGA628

Структурная схема микропроцесора SPEAr1310

Структурная схема SPEAr1310

Для облегчения разработки систем на базе SPEAr микропроцессоров компания STMicroelectronics предлагает использовать отладочные наборы, включающие в себя полный набор всех необходимых элементов, что позволяет с минимальными затратами времени разработать и полностью отладить пользовательскую систему.

Подробнее >>

Реклама